ModelSim SE-64 10.7免费版 附安装教程

ModelSim SE 10.7免费版是一款功能强大的HDL语言仿真软件，主要用于仿真硬件描述语言，拥有先进的编译技术、单一内核仿真技术和TCL/TK技术，个性化的图形界面和用户接口，为用户进行HDL仿真提供新的解决方案，内置C调试器，编译、仿真、调试速度快，需要的朋友速速下载吧！

软件功能

1、高级代码覆盖率

ModelSim的高级代码覆盖功能和易用性降低了利用这一宝贵验证资源的障碍。

ModelSim高级代码覆盖功能为系统验证提供了有价值的指标。 所有覆盖信息都存储在统一覆盖数据库(UCDB)中，该数据库用于收集和管理高效数据库中的所有覆盖信息。 可以使用分析代码覆盖率数据的覆盖率实用程序，例如合并和测试排名。 覆盖结果可以交互式查看，模拟后或多次模拟运行合并后查看。 代码覆盖度量可以按实例或设计单位报告，从而提供管理覆盖数据的灵活性。

支持的覆盖类型包括：

声明报道

运行期间执行的语句数

分行报道

影响HDL执行控制流的表达式和case语句

条件覆盖

将分支上的条件分解为使结果为true或false的元素

表达范围

与条件覆盖相同，但涵盖并发信号分配而不是分支决策

重点关注表达

以确定覆盖结果的表达式的每个独立输入的方式呈现表达覆盖率数据

增强的切换覆盖范围

在默认模式下，计数从低到高和从高到低的转换;在扩展模式下，计算与X的转换

有限状态机覆盖

州和州的过渡覆盖范围

2、混合HDL仿真

ModelSim将仿真性能和容量与模拟多个模块和系统以及实现ASIC门级别签核所需的代码覆盖和调试功能相结合。 全面支持Verilog，SystemVerilog for Design，VHDL和SystemC为单语言和多语言设计验证环境提供了坚实的基础。 ModelSim易于使用且统一的调试和仿真环境为当今的FPGA设计人员提供了他们不断增长的高级功能以及使他们的工作高效的环境。

3、有效的调试环境

ModelSim调试环境为Verilog，VHDL和SystemC提供了广泛的直观功能，使其成为ASIC和FPGA设计的首选。

ModelSim通过智能设计的调试环境简化了发现设计缺陷的过程。 ModelSim调试环境有效地显示设计数据，以便分析和调试所有语言。

ModelSim允许在保存结果的仿真后以及实时仿真运行期间使用许多调试和分析功能。例如，coverage查看器使用代码覆盖率结果分析和注释源代码，包括FSM状态和转换，语句，表达式，分支和切换覆盖率。

信号值可以在源窗口中注释并在波形查看器中查看，从而简化了对象及其声明之间以及访问文件之间的超链接导航的调试导航。

可以在列表和波形窗口中分析竞争条件，增量和事件活动。可以轻松定义用户定义的枚举值，以便更快地了解模拟结果。为了提高调试效率，ModelSim还具有图形和文本数据流功能。

ModelSim与Mentor的旗舰模拟器Questa®共享一个共同的前端和用户界面。这使客户可以轻松升级到Questa，因为他们需要更高的性能并支持高级验证功能。

ModelSim SE 10.7安装教程

1、运行“modelsim-win64-10.7-se.exe”文件，进入到软件安装向导界面，点击下一步

2、选择软件安装目录，默认为“C:\modeltech64_10.7”，可以点浏览修改

3、提示目标目录不存在是否创建，点击是

4、接下来出现许可协议界面，点击同意便开始安装

5、开始安装，如图

6、大概3-5分钟，耐心等待，安装完成即可

软件特色

1、RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真;

2、单内核VHDL和Verilog混合仿真;

3、源代码模版和助手，项目管理;

4、集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能;

5、C和Tcl/Tk接口，C调试;

6、对SystemC的直接支持，和HDL任意混合;

7、支持SystemVerilog的设计功能;

8、对系统级描述语言的最全面支持，SystemVerilog，SystemC，PSL;

9、ASIC Sign off。

10、可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码。