ModelSim SE 10.6免费版是Mentor Graphics公司开发的一款HDL语言仿真软件,采用先进的仿真技术、编译技术和tcl/tk技术可以快速进行语言仿真,新版本具有高级代码覆盖率高、调试环境直观、仿真效率高的特点,需要的朋友可以下载体验!
ModelSim SE 10.6d新功能
1、高级代码覆盖率
ModelSim的高级代码覆盖功能和易用性降低了利用这一宝贵验证资源的障碍。ModelSim高级代码覆盖功能为系统验证提供了有价值的指标。所有覆盖信息都存储在统一覆盖数据库(UCDB)中,该数据库用于收集和管理高效数据库中的所有覆盖信息。可以使用分析代码覆盖率数据的覆盖率实用程序,例如合并和测试排名。覆盖结果可以交互式查看,模拟后或多次模拟运行合并后查看。代码覆盖度量可以按实例或设计单位报告,从而提供管理覆盖数据的灵活性。
2、混合HDL仿真
ModelSim将仿真性能和容量与模拟多个模块和系统以及实现ASIC门级别签核所需的代码覆盖和调试功能相结合。全面支持Verilog,
3、有效的调试环境
ModelSim调试环境为Verilog,VHDL和SystemC提供了广泛的直观功能,使其成为ASIC和FPGA设计的首选。ModelSim通过智能设计的调试环境简化了发现设计缺陷的过程。 ModelSim调试环境有效地显示设计数据,以便分析和调试所有语言。
ModelSim SE 10.6d安装教程
1、运行“modelsim-win64-10.6d-se.exe”主程序文件,首先需要先加载一下,如图
2、加载完成,进入到ModelSim SE 10.6d安装向导界面,点击下一步
3、选择安装目标位置,默认为“C:\modeltech64_10.6d”,可以点浏览修改
3、提示目录不存在是否创建,点击是
4、弹出ModelSim SE的协议,选择同意
5、始ModelSim SE 10.6d正在安装中
6、安装完成,是否建立桌面图标快捷方式,点击是
7、是否添加到系统环境变量,也可以点击是
8、是否安装相应的硬件驱动,可以根据需要选择
9、稍后就可以开始使用软件了
软件特色
1、RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真;
2、单内核VHDL和Verilog混合仿真;
3、源代码模版和助手,项目管理;
4、集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能;
5、C和Tcl/Tk接口,C调试;
6、对SystemC的直接支持,和HDL任意混合;
7、支持SystemVerilog的设计功能;
8、对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL;
9、ASIC Sign off。
10、可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码。