MAX+plus II(可编程逻辑设计软件) v10.2免费版 64位

maxplus2免费版是美国Altera公司开发的一款免费的编程逻辑设计软件，，可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载等操作，是最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA。小编还带来了简单的入门使用教程，需要的朋友可以下载！

基本介绍

Max+plusⅡ是Altera公司上一代的PLD开发软件，提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。目前Altera已经停止开发MaxplusII，而转向QuartusII软件平台。

软件功能

1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真(功能仿真)。设计的电路必须在布局布线前验证电路功能是否有效。(ASCI设计中，这一步骤称为第一次Sign-off)PLD设计中，有时跳过这一步。

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。

4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。

5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件(如 Maxplus2)自动一次完成。

6.后仿真(时序仿真)需要利用在布局布线中获得的精确参数再次验证电路的时序。(ASCI设计中，这一步骤称为第二次Sign—off)。

7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产

安装方法

1.运行"PCALTERA32BIT"目录下的"SETUP.EXE",

点击Install SoftwareMAX+PLUS II BASELINE Software安装软件。

Next按钮完成安装。

2.第一次运行MAX+plus II时，会弹出一个"遵守协议"对话框，

用鼠标将内容下拉到最后， 选择“OK“。

3.将安装盘目录下的******授权文件,复制到MAX+plus II的安装目录下(如"C:MAXPLUS2"目录)。

4.再次启动MAX+plus II，选择菜单[Option]->[****** Setup]功能，

在弹出的对话框中，按"Browse"按钮，选择刚才复制的授权文件，

确认退出，退出MAX+plus II开发环境，再次运行MAX+plus II即可。

5.打开控制面板，打开添加/删除硬件：

maxplus2入门使用教程

一、安装配置

下载安装完成后，运行maxstart.exe ，显示如下错误提示：

为节省配置工作，在E:盘下新建maxplus2文件夹，仅将所需附加文件放入：

再次运行maxstart.exe ，可以正常运行：

二、基本操作+demo

1.在E:盘下新建文件夹My_prjct

2.编辑输入并保存VHDL源文件

选中【File】->【New】，新建一个设计文件，选择【Text Editor file】，打开文本编辑器。

用键盘输入设计文件：多路选择器，并存入自己新建的文件夹，存盘文件名为：ZL5319.VHD

存盘后，若输入正确，代码关键字将改变颜色。

选择【File】->【Project】->【Set Project to Current File】。注意顶部路径指向改变

选择【Assign】->【Device】,先消去【Show only fastest speed grades】显示全部选项，再以如图配置为例：

选择【Max+plus II】->【Compiler】,显示编辑窗

选择VHDL文本编辑版本号和排错：选择【Interfaces】->【VHDL Netlist Reader Settings】,选择【VHDL 1993】

选择【Processing】->【Fitter Settings】,消去【Use Quartus...】处的勾，选择【OK】，单击编辑器的【Start】,编辑完成

3.时序仿真

选择【File】->【New】->【Waveform Editor file】，选择波形编辑器文件

选择【Node】->【Enter Nodes from SNF】,从SNF文件中选择输入设计文件的信号节点，点击【List】。

点击【=>】从左窗选择需要的信号进入右窗，点击【OK】

在【Options】中消去【Snap to Grid】的选择

选择【File】->【End Time】调整仿真时间区域，填入65.0us

点击“b”，使其变为黑色，点出时钟周期设置窗，设置周期为800ns.

设置“a”周期为2us

存盘

单击【MAX+plus II】->【Simulator】->【Start】运行仿真器

maxplus2特色

1、开放的界面

Max+plusⅡ支持与Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。

2、与结构无关

Max+plusⅡ系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。

3、完全集成化

Max+plusⅡ的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。

4、丰富的设计库

Max+plusⅡ提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能(Macro-Function)以及新型的参数化的兆功能(Mage-Function)。

5、模块化工具

设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。

6、硬件描述语言(HDL)

Max+plusⅡ软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。

7、Opencore特征

Max+plusⅡ软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。